Blog dell'azienda Lattice LIFCL-40-7BG256C CrossLink-NX FPGA per la connessione e l'elaborazione di immagini embedded con MIPI D-PHY da 2.5G

Shenzhen Mingjiada Electronics Co., Ltd. fornisce e ricicla il chip FPGA Lattice LIFCL-40-7BG256C CrossLink-NX per il bridging e l'elaborazione di immagini embedded.

Nelle applicazioni di visione embedded ad alta velocità e alta definizione come la visione artificiale, la percezione intelligente in-vehicle, l'imaging embedded industriale e l'acquisizione di visione AI edge, la trasmissione di dati di immagini ad alta velocità, il bridging senza interruzioni di segnali da più sorgenti telecamera, l'elaborazione di immagini leggera in tempo reale sul front-end e il funzionamento a basso consumo e alta affidabilità sono diventati requisiti fondamentali. I chip di elaborazione visiva dedicati tradizionali soffrono di scarsa adattabilità dell'interfaccia e mancanza di flessibilità a causa della funzionalità fissa, mentre gli FPGA generici tendono ad avere un elevato consumo energetico e una bassa integrazione di interfacce visive dedicate, rendendo difficile bilanciare i molteplici requisiti di miniaturizzazione, basso consumo energetico, interazione di segnali visivi ad alta larghezza di banda e potenza di calcolo programmabile espandibile. Il Lattice LIFCL-40-7BG256C, parte della serie CrossLink-NX di FPGA dedicati alla visione embedded, è costruito sulla piattaforma di processo avanzata proprietaria Nexus di Lattice. Il suo design centrale è precisamente focalizzato sull'affrontare i due scenari chiave di bridging e relaying nel dominio della visione embedded, insieme all'elaborazione parallela in tempo reale sul front-end. È dotato di un modulo transceiver MIPI D-PHY da 2,5 G cablato e integrato, che consente l'interconnettività di dati visivi ad alta velocità tra telecamere ad alta definizione, terminali di visualizzazione e processori di controllo edge senza la necessità di chip di interfaccia ad alta velocità esterni aggiuntivi. Con il suo consumo energetico ultra-basso, l'architettura altamente affidabile e le capacità di configurazione rapida istantanea, è diventato il dispositivo logico programmabile preferito per la visione automobilistica, le telecamere industriali, la sicurezza embedded e i dispositivi di visione smart portatili.

I. Architettura Hardware Core e Vantaggi Chiave del LIFCL-40-7BG256C

In qualità di FPGA di elaborazione visiva di fascia media di punta della serie CrossLink-NX, il LIFCL-40-7BG256C è prodotto utilizzando la tecnologia di processo leader del settore FD-SOI a 28 nm. A differenza delle architetture di processo FPGA tradizionali, incorpora la tecnologia di controllo del bias di feedback programmabile, che consente l'ottimizzazione dinamica del rapporto prestazioni-consumo energetico del dispositivo in base alle condizioni operative effettive. Rispetto agli FPGA concorrenti della stessa specifica, il consumo energetico è ridotto fino al 75%, rendendolo perfettamente adatto alle condizioni operative impegnative dei dispositivi embedded alimentati a batteria con dissipazione termica limitata a causa di spazi ristretti. Il dispositivo è dotato di serie di 39.000 unità di elaborazione logica programmabile. Queste ampie risorse logiche non solo soddisfano le funzioni di base come il bridging complesso di segnali visivi, la conversione di protocollo e il routing e la distribuzione di dati multicanale, ma supportano anche l'elaborazione parallela di algoritmi di elaborazione di immagini leggeri in tempo reale, inclusi ritaglio di immagini front-end, correzione del colore, pre-elaborazione di riduzione del rumore, adattamento della frequenza dei fotogrammi e scaling, senza occupare le risorse computazionali della CPU o MCU host di backend, riducendo così significativamente il carico computazionale complessivo del sistema.

In termini di risorse di memoria, il dispositivo presenta un rapporto memoria-unità logica leader del settore, con una capacità di archiviazione fino a 170 bit per unità logica. Questa ampia capacità di memoria on-chip memorizza in modo efficiente i dati dei fotogrammi di immagini ad alta definizione e i dati di elaborazione intermedi degli algoritmi visivi, evitando così problemi come l'aumento della complessità del cablaggio, l'interferenza del segnale e l'aumento dei costi hardware associati ai chip di cache esterni. Il dispositivo utilizza un design compatto del package BGA a 256 pin, con il suffisso del modello 7BG256C precisamente adattato per soddisfare i requisiti operativi industriali a temperatura estesa, con un intervallo di temperatura operativa compreso tra -40°C e +100°C. Può funzionare stabilmente a lungo termine in ambienti industriali difficili come vani motore di veicoli ad alta temperatura, linee di produzione industriale con elevata polverosità e temperature alternate alte e basse, e applicazioni di sicurezza esterne esposte a forte luce solare e freddo estremo. È inoltre conforme agli standard ambientali EU RoHS e soddisfa i requisiti di certificazione per la produzione di massa per vari prodotti di grado commerciale e industriale. Inoltre, il dispositivo dispone di capacità di configurazione rapida istantanea, con la configurazione delle porte IO completata in soli 3 millisecondi e la configurazione completa del sistema che richiede non più di 8 millisecondi. L'avvio all'accensione avviene entro pochi secondi senza lunghi processi di caricamento, soddisfacendo i requisiti fondamentali delle apparecchiature di visione embedded per un rapido avvio, imaging istantaneo e risposta a bassa latenza.

II. LIFCL-40-7BG256C Configurazione Core: Capacità di Interfaccia ad Alta Velocità MIPI D-PHY da 2,5 G Hard Core

Il transceiver MIPI D-PHY da 2,5 G hard core è una configurazione core del LIFCL-40-7BG256C per applicazioni di visione embedded, e rappresenta anche il vantaggio differenziante core che distingue questo dispositivo dai dispositivi logici programmabili generici. Il chip integra nativamente due set di moduli fisici transceiver MIPI D-PHY a 4 canali hard core, eliminando la necessità di shifter di livello ad alta velocità esterni, amplificatori di segnale o chip di conversione di protocollo. A livello hardware, supporta nativamente una velocità di trasferimento dati ad alta velocità di picco di 2,5 Gbps per canale. La larghezza di banda combinata di una singola interfaccia PHY può soddisfare i requisiti per l'acquisizione e la trasmissione sincrona di dati da più sensori di immagini ad alta definizione, rendendolo perfettamente adatto alle attuali applicazioni di sorgenti dati visivi ad alta definizione e alta velocità come sensori di immagini CMOS ad alta definizione 4K, moduli telecamera industriali ad alta frequenza di fotogrammi e telecamere surround-view automobilistiche.

Questo robusto MIPI D-PHY aderisce rigorosamente alle specifiche del protocollo standard internazionale MIPI ed è compatibile sia con il protocollo di ricezione immagini CSI-2 che con il protocollo di uscita display DSI, consentendo uno scambio flessibile di segnali visivi bidirezionali: in direzione uplink, supporta la ricezione ad alta velocità, la decodifica e il riallineamento temporale dei dati di immagini RAW da più telecamere; in direzione downlink, può inoltrare rapidamente i dati di immagini elaborati a periferiche come display in-vehicle e terminali touchscreen industriali, realizzando così un bridge end-to-end integrato per l'acquisizione, l'elaborazione e la visualizzazione dei dati visivi. Rispetto alle soluzioni tradizionali che utilizzano FPGA per emulare interfacce MIPI tramite I/O standard, il D-PHY hard-core nativo offre vantaggi significativi, tra cui una migliore integrità del segnale, una minore latenza di trasmissione, una maggiore resistenza alle interferenze elettromagnetiche e un ridotto consumo energetico. Ciò mitiga efficacemente i problemi comuni riscontrati durante la trasmissione di immagini ad alta velocità, come distorsione dello schermo, perdita di fotogrammi, errori di temporizzazione ed errori di dati. Inoltre, il dispositivo riserva fino a 37 coppie di coppie I/O differenziali programmabili sorgente-sincrone, consentendo un'espansione flessibile per supportare varie interfacce differenziali visive standard come LVDS, SLVS e subLVDS. Ciò facilita la compatibilità e l'integrazione con moduli telecamera legacy e periferiche di visione industriale personalizzate, affrontando sia i requisiti di applicazione ad alta velocità dei nuovi progetti che la necessità di aggiornare le apparecchiature esistenti.

III. Funzioni Core del LIFCL-40-7BG256C Sistema di Visione Embedded: Bridging, Relay e Elaborazione Parallela in Tempo Reale Integrati

(1) Bridging Intelligente di Segnali Visivi Multi-sorgente e Conversione di Protocollo Senza Interruzioni

All'interno delle architetture di sistemi di visione embedded, sensori di immagini, processori di controllo principali e terminali di visualizzazione di diversi produttori spesso presentano protocolli di interfaccia, temporizzazione dei dati e formati di trasmissione incompatibili, rendendo il bridging e l'adattamento del segnale una sfida fondamentale nell'implementazione del sistema. Sfruttando una combinazione di architettura logica programmabile e interfaccia MIPI ad alta velocità, il LIFCL-40-7BG256C funge da hub di segnale centrale per l'intero sistema visivo, supportando l'acquisizione sincrona, il parsing del protocollo, la conversione del formato e il routing di più segnali visivi eterogenei. Ad esempio, può interfacciarsi simultaneamente con più flussi di dati di immagini da telecamere MIPI da un sistema surround-view di un veicolo; dopo aver sincronizzato la temporizzazione delle immagini multicanale e unito i dati, emette i dati in un formato compatibile con il protocollo del processore host. Può anche ottenere un bridging cross-protocollo senza interruzioni tra moduli telecamera MIPI e terminali di visualizzazione LVDS, nonché tra interfacce di trasmissione visiva USB e chip di elaborazione backend MIPI, risolvendo così completamente i punti dolenti a livello di settore di incompatibilità di interfaccia e incompatibilità di temporizzazione tra diversi dispositivi hardware. Potenziato dalla flessibilità della logica programmabile, la logica di bridging può essere personalizzata su richiesta per adattarsi a dati di immagini con risoluzioni, frequenze di fotogrammi e formati pixel variabili (RAW10/RAW12/RAW14). Gli aggiornamenti funzionali possono essere ottenuti esclusivamente tramite iterazioni del firmware senza la necessità di modificare i circuiti hardware, riducendo significativamente i cicli di iterazione di ricerca e sviluppo del prodotto.

(2) Pre-elaborazione Parallela Accelerata in Tempo Reale per Visione Front-end Leggera

A differenza dei chip di bridging tradizionali che forniscono solo funzioni di relay del segnale, il LIFCL-40-7BG256C è dotato di ampie risorse di calcolo DSP. Scarica i carichi di lavoro di pre-elaborazione visiva embedded in tempo reale tra il backend di trasmissione dei dati di immagini e il processore di controllo principale. Algoritmi di elaborazione di immagini di base, come denoising dell'immagine, correzione del bilanciamento del bianco, conversione dello spazio colore, ritaglio e scaling dell'immagine, estrazione della Regione di Interesse (ROI) e stabilizzazione della frequenza dei fotogrammi, che in precedenza richiedevano al processore host di backend di dedicare notevoli risorse computazionali, possono ora essere implementati in parallelo tramite la logica programmabile dell'FPGA. Rispetto ai processori seriali, l'architettura di calcolo parallelo dell'FPGA riduce significativamente la latenza, garantendo un'elaborazione delle immagini fluida e a bassa latenza durante l'intero processo, soddisfacendo così i requisiti di alta real-time di scenari come la percezione di guida autonoma in-vehicle e il rilevamento di difetti in tempo reale industriale. Inoltre, scaricando i compiti computazionali sul front-end, il processore host di backend è sollevato dalla necessità di allocare risorse computazionali ridondanti alla pre-elaborazione di immagini di base. Può quindi concentrarsi su compiti di alto livello e core come il riconoscimento di target AI, l'analisi decisionale e il controllo del sistema, con conseguente miglioramento significativo dell'efficienza operativa complessiva del sistema e un'allocazione più razionale del consumo energetico e delle risorse computazionali.

IV. Il design ad alta affidabilità del LIFCL-40-7BG256C è adatto ad ambienti operativi embedded impegnativi

Le apparecchiature di visione embedded, in particolare nei settori automobilistico, industriale e della sicurezza, pongono requisiti estremamente elevati sulla stabilità dei componenti durante il funzionamento a lungo termine, nonché sulla resistenza alle interferenze e sulla tolleranza ai guasti da radiazioni. L'FPGA LIFCL-40-7BG256C CrossLink-NX è specificamente ottimizzato per l'affidabilità in ambienti embedded impegnativi, presentando un tasso di errore soft eccezionalmente basso rispetto ai dispositivi della sua classe, e offre un miglioramento di oltre cento volte nella resistenza ai single-event upset (SEU) e alle interferenze elettromagnetiche (EMI) rispetto ai prodotti concorrenti. Può funzionare stabilmente per periodi prolungati in ambienti industriali caratterizzati da forti interferenze elettromagnetiche, fluttuazioni estreme di temperatura e funzionamento continuo e ininterrotto, eliminando così problemi come crash improvvisi del sistema, anomalie dei dati e fallimenti dell'imaging durante il funzionamento dei sistemi visivi. Il processo di produzione FD-SOI del dispositivo fornisce intrinsecamente resistenza alle radiazioni, consentendone l'installazione in ambienti elettromagnetici complessi, come sicurezza esterna, applicazioni in-vehicle e linee di produzione di automazione industriale, senza la necessità di circuiti protettivi aggiuntivi. Inoltre, il dispositivo presenta un consumo energetico statico estremamente basso, con gestione intelligente dell'alimentazione tra modalità standby e attiva. Ciò lo rende ideale per apparecchiature di visione portatili alimentate a batteria e sistemi di alimentazione a bassa tensione per veicoli che richiedono autonomia a basso consumo, bilanciando le tre metriche fondamentali di prestazioni, consumo energetico e affidabilità.

V. Copertura completa degli scenari applicativi tipici core per il LIFCL-40-7BG256C

Sfruttando la sua interfaccia hard MIPI D-PHY ad alta velocità da 2,5 G, le capacità integrate di bridging visivo ed elaborazione in tempo reale, e i vantaggi core di basso consumo energetico, alta affidabilità e miniaturizzazione, l'FPGA Lattice LIFCL-40-7BG256C è stato ampiamente adottato per applicazioni di visione embedded core in diversi settori. Nel campo della visione intelligente automobilistica, può essere utilizzato per sistemi di imaging surround-view a 360°, imaging ad alta definizione per dashcam e il bridging e la pre-elaborazione di segnali visivi per il monitoraggio in-cabin, garantendo la trasmissione stabile e l'elaborazione in tempo reale di immagini ad alta definizione in ambienti a temperatura estrema; nel campo della visione embedded industriale, è adatto per telecamere industriali compatte ad alta definizione, apparecchiature industriali per il rilevamento di difetti online e dispositivi di riconoscimento codici a barre per visione artificiale, consentendo acquisizione di immagini ad alta velocità, pre-elaborazione in tempo reale e interfacciamento di segnali; Nel settore della sicurezza intelligente edge, viene utilizzato per la trasmissione, codifica, pre-elaborazione e espansione dell'interfaccia dei dati di immagini in telecamere di rete ad alta definizione e dispositivi portatili per snapshot di sicurezza; nei dispositivi di visione intelligente embedded di grado consumer, è compatibile con moduli di visione indossabili intelligenti, sistemi di sorveglianza domestica intelligenti e kit di sviluppo per visione embedded, soddisfacendo i requisiti di installazione compatta, funzionamento a basso consumo e espansione funzionale flessibile e programmabile.

VI. Riepilogo del LIFCL-40-7BG256C

Il Lattice LIFCL-40-7BG256C CrossLink-NX è un FPGA dedicato progettato specificamente per applicazioni di visione embedded. Costruito su un processo a basso consumo FD-SOI a 28 nm, dispone di 39.000 porte logiche e un core IP hard MIPI D-PHY nativo da 2,5 Gbps, affrontando precisamente le quattro sfide chiave dei dispositivi di visione embedded: trasmissione di immagini ad alta velocità, bridging multi-protocollo, elaborazione di immagini front-end in tempo reale e funzionamento a basso consumo e alta affidabilità. Combina la stabilità della trasmissione di segnali ad alta velocità e la facilità di integrazione dei chip di interfaccia dedicati con l'espandibilità flessibile e le capacità di calcolo parallelo della logica programmabile FPGA, consentendo la costruzione di un'architettura di sistema di visione embedded minimalista senza la necessità di complessi circuiti periferici. Sia in ambienti impegnativi ad alta affidabilità come applicazioni automobilistiche e industriali, sia in dispositivi di visione portatili di grado consumer a basso consumo, questo dispositivo consente un bridging efficiente dei segnali visivi, la pre-elaborazione in tempo reale dei dati di immagini e l'ottimizzazione razionale della potenza di calcolo del sistema. È diventato quindi la scelta preferita di chip logici programmabili per l'aggiornamento di soluzioni hardware di visione embedded e per guidare l'iterazione e l'innovazione dei prodotti.