Blog dell'azienda FPGA integrato Lattice LIFCL-40-9SG72I CrossLink-NX con MIPI D-PHY da 2,5 G

Shenzhen Mingjiada Electronics Co., Ltd. fornisce e ricicla il LatticeLIFCL-40-9SG72IFPGA integrato CrossLink-NX, dotato di MIPI D-PHY 2.5G.

Il reticoloLIFCL-40-9SG72ILa serie CrossLink-NX di FPGA specifici per embedded è costruita sulla matura e affidabile piattaforma di chip proprietaria Lattice Nexus, utilizzando l'avanzata tecnologia di processo FD-SOI a 28 nm. Integra un ricetrasmettitore hard core MIPI D-PHY 2.5G nativo e ad alte prestazioni, consentendo l'interconnettività dei dati ad alta velocità tra sensori di immagine ad alta definizione, pannelli di visualizzazione ad alta definizione e core di elaborazione edge senza la necessità di periferiche PHY esterne aggiuntive. Si tratta di un dispositivo logico programmabile di classe benchmark progettato specificatamente per il bridging di collegamenti visivi integrati, l'aggregazione dei segnali dei sensori, l'inferenza AI edge leggera e gli scenari di inoltro di dati di immagini ad alta velocità.

IO.LIFCL-40-9SG72IArchitettura di base e base hardware: gettare solide basi per l'adattabilità integrata

Essendo il modello di punta della serie CrossLink-NX, caratterizzato da qualità di livello industriale, dimensioni compatte e potenza di elaborazione logica medio-bassa, ilLIFCL-40-9SG72Iha abbandonato l'approccio di accumulare potenza di calcolo ridondante ad alte prestazioni fin dalla fase di progettazione dell'architettura sottostante del chip. Invece, si è ancorato esattamente ai principi fondamentali di progettazione degli scenari embedded: "potenza di calcolo sufficiente, efficienza energetica estrema e integrazione compatta". Le sue prestazioni equilibrate e i vantaggi in termini di consumo energetico superano di gran lunga quelli dei prodotti FPGA concorrenti della stessa classe. Costruito utilizzando un processo FD-SOI (silicone su isolante drogato flottante) da 28 nm, questo chip non solo ottiene una riduzione del consumo energetico operativo fino al 75% rispetto ai tradizionali FPGA in silicio sfuso, ma riduce anche significativamente il tasso di errore debole del chip. La sua resistenza alle interferenze elettromagnetiche e alle fluttuazioni di temperatura è notevolmente migliorata, rendendolo perfettamente adatto per ambienti operativi integrati complessi e difficili come quelli automobilistici, siti industriali e terminali esterni, fornendo allo stesso tempo una solida garanzia di stabilità operativa a lungo termine e durata delle apparecchiature.

In termini di configurazione delle risorse logiche principali, ilLIFCL-40-9SG72Iè dotato di ampie unità logiche programmabili, moduli di elaborazione DSP dedicati e risorse di memoria incorporata di grande capacità, soddisfacendo i requisiti di controllo logico, pre-elaborazione dei dati e elaborazione leggera. Il chip è dotato di un array di memoria integrato ottimizzato per la memorizzazione nella cache dei dati incorporati e l'archiviazione di frame di immagine, con ciascuna unità logica che fornisce fino a 170 bit di archiviazione. Questo rapporto memoria-logica eccezionalmente elevato supporta in modo efficiente la memorizzazione nella cache temporanea dei fotogrammi di immagine, il buffering in tempo reale dei dati dei sensori e l'archiviazione locale dei parametri per modelli di inferenza AI edge su piccola scala, consentendo il completamento di flussi di lavoro di elaborazione dati di base senza la necessità di chip di memoria esterni ad alta capacità. Incorpora inoltre un modulo DSP moltiplicatore hardware 18×18 dedicato, in grado di gestire in modo efficiente attività leggere di elaborazione del segnale digitale come il ridimensionamento delle immagini, la correzione del colore, il filtraggio dei dati e semplici operazioni di convoluzione AI. Ciò non occupa le risorse logiche principali, garantendo che la logica di controllo principale e l'elaborazione dei dati dell'FPGA possano funzionare in parallelo con alta efficienza. In termini di packaging, utilizza un package QFN compatto a 72 pin, che occupa uno spazio minimo sul PCB. Ciò è particolarmente adatto al design compatto del layout hardware dei terminali integrati, risolvendo efficacemente i punti critici del settore come lo spazio limitato sulle schede madri di piccoli dispositivi integrati e la difficoltà del cablaggio ad alta densità. Le specifiche elettriche aderiscono agli standard di livello industriale e supportano un ampio intervallo di temperature operative. Può resistere a fluttuazioni estreme di temperatura da -40°C a 100°C, mantenendo prestazioni stabili senza limitazioni o arresti anomali del sistema, soddisfacendo così i rigorosi requisiti operativi di vari dispositivi integrati industriali e automobilistici.

Le prestazioni di avvio della configurazione sono un parametro chiave per i sistemi in tempo reale integrati. ILLIFCL-40-9SG72Iè dotato di tecnologia proprietaria di configurazione istantanea, che richiede solo 3 ms per completare la configurazione della porta I/O e non più di 8 ms per la configurazione completa del dispositivo. Può entrare nello stato operativo immediatamente all'accensione, soddisfacendo i requisiti di latenza di avvio estremamente elevati delle applicazioni embedded come l'avvio dell'imaging automobilistico e il coordinamento istantaneo dell'accensione per apparecchiature industriali, eliminando così problemi come ritardi di avvio del dispositivo e disconnessioni di segnale causati dai tradizionali ritardi di configurazione FPGA. Sfruttando la tecnologia di polarizzazione del feedback programmabile FD-SOI, il chip ottimizza automaticamente e dinamicamente l'equilibrio tra prestazioni e consumo energetico in base al carico operativo effettivo. Passa alla modalità di sospensione a bassissimo consumo durante le condizioni di inattività e offre prestazioni stabili e nominali a pieno carico, soddisfacendo così il duplice requisito di durata della batteria del dispositivo e prestazioni operative.

II.LIFCL-40-9SG72IConfigurazione principale: hard core MIPI D-PHY 2.5G nativo, architettura minimalista di interconnessione visiva ad alta velocità

Il ricetrasmettitore hard core MIPI D-PHY 2.5G ad alta velocità integrato rappresenta il vantaggio più centrale e distintivo del prodotto LatticeLIFCL-40-9SG72IFPGA integrato CrossLink-NX ed è la chiave per il suo posizionamento preciso per le applicazioni di visione integrata. A differenza del design ingombrante della maggior parte degli FPGA per scopi generici, che richiedono chip MIPI PHY esterni e autonomi per trasmettere e ricevere segnali di immagine, questo chip è dotato di un circuito di livello fisico MIPI D-PHY dedicato e cablato. Non richiede chip di interfaccia esterni, traslatori di livello o circuiti di condizionamento del segnale. Supporta nativamente velocità di trasferimento dati ad alta velocità di 2,5 Gbps per canale ed è completamente compatibile con l'interfaccia di acquisizione immagini MIPI CSI-2 e gli standard di interfaccia del driver display MIPI DSI, consentendo la connessione diretta a vari dispositivi periferici come telecamere ad alta definizione per veicoli, sensori di immagine per scansione di aree/linee industriali, display touchscreen incorporati ad alta definizione e moduli di visione compatti.

In termini di adattabilità della trasmissione del segnale ad alta velocità MIPI, il nocciolo duro MIPI D-PHY 2.5G di questoLIFCL-40-9SG72IL'FPGA è stato ottimizzato professionalmente per l'integrità del segnale, supportando la trasmissione e la ricezione sincrona del segnale differenziale multicanale. Con una forte resistenza alle interferenze, garantisce una trasmissione senza perdite, a bassa latenza e altamente stabile di dati di immagine ad alta definizione anche in ambienti complessi di interferenza elettromagnetica tipici dei dispositivi integrati, prevenendo efficacemente problemi comuni come distorsione dello schermo, perdita di pacchetti di dati, anomalie di sincronizzazione dei frame e fluttuazioni della latenza di trasmissione durante la trasmissione di immagini ad alta velocità. Il chip supporta nativamente funzioni fondamentali come l'aggregazione del segnale MIPI, la suddivisione del segnale, la duplicazione del segnale e la commutazione del routing, consentendo l'implementazione flessibile della logica aziendale chiave della visione integrata, inclusa l'aggregazione di segnali provenienti da più sensori di immagine, la distribuzione e la visualizzazione sincrona di un singolo segnale di immagine ad alta definizione su più canali e la conversione in tempo reale di formati di segnale di immagine con diverse risoluzioni. Un singolo chip può sostituire la tradizionale soluzione multi-chip comprendente un FPGA, un MIPI PHY esterno e un chip di interfaccia del segnale, semplificando notevolmente l'architettura di progettazione del circuito hardware integrato.

L'architettura hardware semplificata diLIFCL-40-9SG72Ioffre molteplici vantaggi ingegneristici tangibili. Da un lato, riduce significativamente il numero di componenti periferici sul PCB, abbassando i costi dei materiali hardware e semplificando la progettazione del layout del PCB, accorciando al tempo stesso il ciclo di ricerca e sviluppo hardware per i dispositivi embedded; D’altro canto, riduce il consumo energetico e i ritardi di interazione del segnale associati al coordinamento multi-chip, diminuendo così il consumo energetico complessivo e le esigenze di gestione termica, riducendo allo stesso tempo i potenziali punti di guasto e migliorando l’affidabilità operativa a lungo termine delle apparecchiature di visione integrate. Oltre all'interfaccia MIPI D-PHY principale, il chip è compatibile con varie interfacce integrate ad alta velocità comunemente utilizzate come LVDS, subLVDS, OpenLDI e SGMII. Ciò consente la conversione del protocollo e l'interoperabilità dei dati tra segnali di visione MIPI ad alta velocità e segnali differenziali industriali tradizionali o segnali Ethernet, soddisfacendo i requisiti di progettazione di sistemi embedded complessi che combinano e abbinano più tipi di periferiche ed espandendo la compatibilità e l'adattabilità del dispositivo.

III. Vantaggi tecnici esclusivi delLIFCL-40-9SG72ISerie CrossLink-NX, adatta alle esigenze di sviluppo embedded per tutti gli scenari

Sfruttando l'ecosistema tecnologico proprietario degli FPGA della serie CrossLink-NX, LIFCL-40-9SG72I offre vantaggi significativi in ​​termini di facilità di sviluppo programmabile, controllo a basso consumo, funzionamento ad alta affidabilità e iterazioni e aggiornamenti futuri, soddisfacendo in modo completo i requisiti per la produzione di massa e il funzionamento e la manutenzione a lungo termine dei prodotti integrati. In termini di gestione energetica, il chip supporta nativamente modalità di alimentazione multilivello regolabili. Gli sviluppatori possono utilizzare configurazioni di compilazione e programmazione del firmware per passare in modo flessibile tra modalità operative ad alte prestazioni e modalità di risparmio energetico a bassissimo consumo in base agli scenari operativi del dispositivo. Ciò estende efficacemente la durata della batteria dei dispositivi embedded portatili alimentati a batteria, riducendo al contempo il consumo energetico di dissipazione termica e i costi operativi a lungo termine per le apparecchiature industriali a installazione fissa, soddisfacendo così i requisiti differenziati di vari scenari di alimentazione.

In termini di supporto allo sviluppo e integrazione dell'ecosistema, Lattice fornisce il software dedicato di sviluppo e compilazione Radiant, insieme a core IP completi dell'interfaccia MIPI D-PHY, una libreria IP dedicata per l'elaborazione dei dati di immagine, modelli di vincoli temporali ed esempi di progettazione di riferimento maturi. Gli sviluppatori non hanno bisogno di scrivere da zero il codice del driver di basso livello dell'interfaccia ad alta velocità; utilizzando direttamente core IP standardizzati, possono completare rapidamente lo sviluppo di funzioni chiave come l'acquisizione di immagini MIPI, i driver di visualizzazione e l'inoltro del segnale. Ciò riduce significativamente la barriera tecnica allo sviluppo di visione integrata basata su FPGA, riduce i cicli di ricerca e sviluppo e di debug dei progetti e soddisfa le esigenze di rapida produzione dei team di piccole e medie dimensioni. Inoltre, il chip supporta la riprogrammazione online e gli aggiornamenti firmware remoti. Una volta che i dispositivi sono entrati nella produzione di massa, i programmi logici possono essere aggiornati da remoto senza la necessità di smantellare l'apparecchiatura, consentendo l'ottimizzazione degli algoritmi di trasmissione delle immagini e l'adattamento alle nuove specifiche dei sensori di immagine e dei pannelli di visualizzazione. Poiché non sono necessarie modifiche ai circuiti hardware, ciò riduce i costi associati alle successive iterazioni, aggiornamenti e manutenzione del prodotto.

In termini di affidabilità di livello industriale e idoneità alla produzione di massa, il processo FD-SOI a 28 nm migliora significativamente la resistenza del chip alle radiazioni, alle scariche elettrostatiche e alle fluttuazioni di tensione. Il tasso di errore soft è ridotto di un fattore 100 rispetto agli FPGA tradizionali, garantendo un funzionamento continuo a lungo termine senza arresti anomali o anomalie logiche. Ciò lo rende perfettamente adatto per applicazioni embedded con requisiti di stabilità estremamente elevati, come l'automazione industriale, la percezione all'interno dei veicoli e la sorveglianza di sicurezza esterna. Il pacchetto QFN compatto è adatto per la produzione SMT su larga scala, con processi di saldatura maturi e fornitura stabile, soddisfacendo i requisiti della catena di fornitura per la produzione di massa di volumi elevati e la consegna di dispositivi integrati.

IV. Scenari tipici di applicazioni core integrate perLIFCL-40-9SG72I, affrontando con precisione i punti critici del settore

Sfruttando le funzionalità principali diLIFCL-40-9SG72IFPGA incorporato (dimensioni compatte, basso consumo energetico, configurazione istantanea e interconnessione di visione ad alta velocità MIPI D-PHY nativa da 2,5 G): questo chip è stato ampiamente utilizzato in scenari chiave per la visione incorporata e l'elaborazione dei dati ad alta velocità in più settori, affrontando con precisione i punti critici pratici nelle applicazioni industriali. Nei sistemi di visione embedded automobilistici, può interfacciarsi con più telecamere MIPI ad alta definizione, comprese telecamere per la visione anteriore, posteriore e circostante, per eseguire l'acquisizione, l'unione e la correzione dei dati delle immagini in tempo reale e la conversione del formato. Trasmette i dati dell'immagine elaborata al chip di controllo principale del veicolo mentre si sincronizza con il pannello di visualizzazione MIPI ad alta definizione sul quadro strumenti per garantire un output sincronizzato, soddisfacendo così i requisiti fondamentali dell'imaging automobilistico: bassa latenza, alta affidabilità e funzionamento ad ampia temperatura.

Nel contesto dei terminali compatti di acquisizione di visione artificiale industriale, la soluzione supporta l'acquisizione di immagini ad alta velocità da sensori di scansione d'area HD MIPI industriali, eseguendo la pre-elaborazione delle immagini, lo screening preliminare dei dati di rilevamento dei difetti e il caricamento dei dati ad alta velocità in tempo reale. Sostituisce le tradizionali soluzioni FPGA ingombranti, soddisfacendo i requisiti di progettazione compatta dei moduli di ispezione visiva miniaturizzati industriali e delle apparecchiature di ispezione di qualità online integrate. Nei dispositivi di visione edge AI leggeri, sfruttando il modulo DSP integrato e lo storage integrato ad alta capacità, esegue la pre-elaborazione dei dati delle immagini e semplici calcoli di inferenza AI, abilitando funzioni di edge intelligence come il rilevamento, il riconoscimento e la classificazione degli oggetti. Ciò elimina la necessità di un processore esterno ad alte prestazioni, riducendo così il consumo energetico e i costi del dispositivo. Inoltre, può essere applicato a vari scenari integrati che richiedono trasmissione e ricezione di immagini MIPI ad alta velocità, nonché controllo programmabile compatto e a basso consumo, come telecamere di sicurezza portatili ad alta definizione, moduli di acquisizione di immagini mediche integrati e dispositivi di bridging di display ad alta definizione per l'elettronica di consumo.

V. Riepilogo delLIFCL-40-9SG72I

Il reticoloLIFCL-40-9SG72IL'FPGA integrato CrossLink-NX è un dispositivo logico programmabile economico, altamente affidabile e compatto, studiato appositamente per le interconnessioni ad alta velocità nelle applicazioni di visione integrate. Costruito su un processo FD-SOI avanzato da 28 nm, offre una base a bassissimo consumo energetico e altamente stabile. Il pacchetto QFN compatto a 72 pin è ideale per i layout ristretti dei dispositivi integrati, mentre la configurazione rapida e istantanea soddisfa i requisiti di avvio del sistema in tempo reale. L'hard core MIPI D-PHY 2.5G integrato semplifica significativamente l'architettura hardware per la trasmissione del segnale immagine ad alta velocità, consentendo l'acquisizione di immagini ad alta definizione e l'interconnettività del display senza la necessità di un chip PHY esterno. Che si tratti di visione automobilistica, visione artificiale industriale, rilevamento edge intelligence o applicazioni di bridging di display integrati, questo chip soddisfa perfettamente i requisiti di controllo principale e di elaborazione dati ad alta velocità di vari sistemi di visione integrati attraverso il suo design hardware minimalista, prestazioni di trasmissione superiori, consumo energetico operativo estremamente basso e un comodo ecosistema di sviluppo. È il componente principale preferito per la selezione di FPGA nei prodotti di visione embedded di piccole e medie dimensioni.